台积电 BEOL 内嵌内存技术详解，0.017μm² 单元面积对标 3D DRAM

台积电 BEOL 后段内嵌内存已经进入实验研发阶段，单元面积做到 0.017 平方微米，它是直接在芯片金属互连层（BEOL 后段）制作的高密度片上内存，不用占用前端逻辑晶体管面积，定位用来替代传统片上 SRAM，和外部单片 3D DRAM 形成竞争路线，用来缓解 AI 芯片缓存不足、访问外部内存延迟高的痛点。过去多年 SRAM 微缩陷入瓶颈，N5 之后单元尺寸长期卡在 0.021 平方微米附近很难缩小，AI 大芯片需要海量片上缓存，SRAM 占芯片面积越来越大，拉高成本；BEOL 内存采用 IGZO 氧化物晶体管 2T0C 类 eDRAM 架构，做在金属层上方，不和底层逻辑晶体管抢空间，密度大幅优于传统 6T SRAM。而 3D DRAM 是另外一条路线，靠垂直堆叠存储层做独立存储裸片，再通过混合键合、CoWoS 封装和算力芯片互联。两条路线不是简单替代：BEOL 内存主打片上近计算、低延迟超大缓存；3D DRAM 主打外挂大容量高带宽存储，长期都属于台积电下一代存储布局，BEOL 内存预计先在 A14 节点配套验证，距离量产还有数年周期。

核心技术参数简表

BEOL 内存技术优势清单

• 工艺兼容：低温 BEOL 制程，不会破坏下方逻辑晶体管
• 面积红利：存储单元叠在金属线上方，不挤占算力电路面积
• 密度突破：打破 SRAM 八年微缩瓶颈，同等面积缓存容量显著提升
• 就近访问：离计算核心极近，减少数据搬运功耗、降低延迟
• 适配 AI：适配大模型推理、MoE 架构，需要超大片上缓存的场景

BEOL 内存 vs 3D DRAM 路线对比

1. BEOL 内存：片上内嵌缓存路线，属于算力芯片内部的存储，解决 “缓存不够”，适合高频、低延迟的近计算访问；容量上限受芯片面积约束。
2. 3D DRAM：独立存储芯片路线，属于外挂主存，解决 “总容量、总带宽不够”，适合需要海量参数、数据集的训练场景，需要先进封装互联。
3. 长期趋势：台积电两条线同步推进，BEOL 内嵌内存 + 外挂 3D DRAM 未来大概率搭配使用，而不是单一条路线通吃。

当前阶段风险与约束

1. 目前还处于实验室 / 论文验证阶段，良率、稳定性、刷新功耗还需要持续优化
2. 属于易失性内存，和 DRAM 一样需要定时刷新，带来额外功耗开销
3. 读写速度低于传统 SRAM，不能完全取代 L1、L2 小容量高速缓存
4. 配套 EDA 工具、IP、设计流程都需要重新开发，落地周期较长

【相关 FAQ】

问题 1：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，BEOL 内存做在芯片哪个位置？

回答 1：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，BEOL 内存制作在芯片后段金属互连层上方，不和底层逻辑晶体管抢占硅片面积。

问题 2：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，BEOL 内存和传统 SRAM 相比最大进步是什么？

回答 2：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，核心进步是单元面积更小，突破 SRAM 多年微缩瓶颈，同等芯片面积可以集成更大容量片上缓存。

问题 3：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，BEOL 内存能不能直接替代 3D DRAM？

回答 3：台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM，二者定位不同，BEOL 主打片上缓存，3D DRAM 主打外挂大容量主存，不会单方面互相替代，未来大概率搭配使用。

【参考资料】

[2026-10-27]（台积电 A14 工艺突破 SRAM 微缩八年停滞：存储单元面积降至 0.017 平方微米以下）电子工程专辑

[2026-10-27]（台积电 A14 有望打破 8 年技术瓶颈 实现全球最小 SRAM 单元尺寸）财联社

[2026-11-08]（台积电 BEOL 内存：IGZO 2T0C eDRAM 技术介绍）IEEE

[2026-11-09]（台积电 BEOL 内存杀到！0.017 平方微米单元面积硬刚 3D DRAM）快科技

[2026-04-13]（3D DRAM 技术路线、和 HBM 差异解析）36 氪

【免责声明】

本文基于 IEDM 公开论文、行业媒体前沿报道整理，BEOL 内嵌内存仍处于研发验证阶段，暂无量产时间表；单元尺寸、功耗、速度指标为实验室测试数据，量产版本参数会发生变化；存储技术路线落地受良率、IP、客户需求影响，不构成产业链投资建议。