据eeNewsEurope报道，英特尔和台积电将在即将召开的国际电子器件会议 (IEDM) 上公布他们在垂直堆叠互补场效应晶体管 (CFET) 方面的进展 。CFET 可能会在未来十年的某个时候接替环栅 (GAA) 晶体管(GAA 晶体管本身尚未占领市场)。

CFET 的概念涉及将 n 型和 p 型晶体管层叠在一起，最初由 IMEC 研究所于 2018 年提出。虽然大多数早期研究源于学术界，但英特尔和台积电等商业公司现在已经涉足这一领域。领域并正在积极探索这种下一代类型的晶体管。

英特尔的研究人员构建了一个单片 3D CFET，其中包含三个 n-FET 纳米带，层叠在三个 p-FET 纳米带之上，保持 30nm 的垂直间隙。英特尔题为“采用电源通孔和直接背面器件触点的 60 纳米栅极间距的堆叠式 CMOS 逆变器演示”的演示文稿将描述在 60 纳米栅极间距下利用 CFET 的功能逆变器测试电路。该设计还采用垂直分层双源漏外延和双金属栅极堆叠，并结合了该公司的 PowerVia 背面电力传输。

为了不被竞争对手超越，台积电将讨论其实践 CFET 方法，该方法专为逻辑技术而定制，具有 48 纳米栅极间距。该代工厂的设计强调了放置在 p 型晶体管之上的分层 n 型纳米片晶体管，拥有跨越六个数量级的卓越开/关电流比。

据该公司称，台积电的晶体管已经证明了其耐用性，超过 90% 的晶体管成功通过了测试。虽然该公司承认需要吸收更多功能才能充分利用 CFET 技术的功能，但正在进行的工作代表了实现这一目标的关键一步。