英伟达下代 Groq AI 芯片舍弃大 SRAM 改用 3D 堆叠 DRAM 架构

英伟达下一代 Groq LPU 推理 AI 芯片将迎来核心架构大调整，正式放弃沿用已久的大容量片上 SRAM 设计，全面切换为 TSV 硅通孔工艺的 3D 堆叠 DRAM 方案，这一架构革新能够同时解决超大参数大模型推理时的内存容量瓶颈、芯片制造成本偏高、制程迭代收益不足三大痛点，让新一代 Groq 芯片在保持低延迟推理优势的前提下，把片内存储容量提升数倍，完美适配百万级上下文、MoE 混合专家大模型的线上部署需求。当前在售的 Groq LPU 产品依靠超大 SRAM 实现超低 token 解码延迟，但是 SRAM 物理特性存在天然短板：同等芯片面积下 SRAM 存储密度只有 DRAM 的十几分之一，先进制程下 SRAM 的面积缩小收益持续走低，想要继续扩容 SRAM 就必须不断放大芯片裸片面积，直接拉高流片成本与良率风险，很难持续支撑万亿参数大模型长期迭代。而 3D 堆叠 DRAM 依靠垂直裸片堆叠技术，在不增加芯片横向面积的前提下成倍扩充存储容量，同时兼顾带宽与功耗平衡。英伟达经过多轮技术验证，最终敲定把下代 Groq 芯片的核心存储单元从片上大 SRAM 替换为 3DS 三维堆叠 DRAM，通过多层内存裸片垂直互联，实现容量、带宽、成本三者平衡，给面向 Agent 智能体大模型的推理业务提供更强硬件底座。

一、新旧两代存储方案核心参数对比

表格

二、3D 堆叠 DRAM 核心技术细节

1. 封装工艺：采用 TSV 硅通孔垂直互连技术，也就是 3DS 三维堆叠方案，在 DRAM 裸片上蚀刻数千个微型垂直通道，把多层内存芯片上下堆叠连通，芯片横向尺寸基本保持不变，只向上增加堆叠层数36氪。
2. 带宽设计：3D 堆叠 DRAM 保留原生 DRAM 接口，不需要大幅改动芯片 IO 电路，在提升总容量的同时维持稳定的数据吞吐能力，兼顾大容量与传输效率，区别于主打超高带宽的 HBM 内存36氪。
3. 功耗控制：垂直互联缩短信号传输路径，减少芯片内部走线带来的信号损耗与电能浪费，在存储容量翻倍的前提下，芯片整体功耗增幅控制在合理区间。
4. 芯片集成方式：把计算裸片与多层 DRAM 存储裸片封装在同一个封装基板内，实现计算单元与存储单元就近互联，大幅降低数据搬运带来的延迟，守住 Groq 芯片一贯的低延迟推理优势。

三、更换存储架构的三大核心原因

1. 满足大模型扩容需求 当前 Agent 智能体业务普及，大模型上下文长度已经突破百万 token，MoE 模型参数规模持续走高，原有大 SRAM 容量很快触及天花板，无法一次性把模型权重放入片内高速存储；3D 堆叠 DRAM 可以轻松实现大容量片上存储，把更多模型参数常驻在芯片内部，减少访问外部内存的等待时延。
2. 优化芯片量产成本 SRAM 单元结构复杂，先进工艺下 SRAM 占芯片面积比重越来越高，裸片做大之后良率快速下降，单片制造成本居高不下；改用 3D 堆叠 DRAM 之后，计算裸片面积大幅缩小，良率提升，同时多层 DRAM 裸片可以采用成熟量产工艺生产，整体 BOM 成本得到有效控制。
3. 延续低延迟产品定位 Groq 系列芯片主打确定性低延迟解码，核心优势就是把数据放在片内高速存储。3D 堆叠 DRAM 通过缩短互联距离，依然可以把内存访问延迟维持在极低水平，不会因为从 SRAM 换到 DRAM 而损失推理响应速度，做到大容量与低延迟兼顾。

四、新架构带来的业务提升效果

1. 单芯片可承载更大规模模型，单卡能够直接部署千亿参数 MoE 大模型，不用拆分多卡运行，降低多芯片互联带来的调度开销。
2. 长上下文任务下缓存命中率大幅提升，外部 DDR 内存访问频次显著下降，整体推理吞吐进一步拉高。
3. 芯片迭代不再被 SRAM 面积束缚，后续只需要增加 DRAM 堆叠层数，就能持续扩充存储容量，产品迭代周期更短。

【相关 FAQ】

问题 1：英伟达下代 Groq AI 芯片放弃大 SRAM，替换成 3D 堆叠 DRAM，会不会拉高芯片延迟？

回答 1：英伟达下代 Groq AI 芯片改用 3D 堆叠 DRAM 并不会明显拉高延迟，该方案采用 TSV 垂直互联缩短信号路径，计算裸片和存储裸片近距离封装，能够把内存访问延迟控制在极低水平，依然可以保持 Groq 芯片标志性的低延迟推理能力。

问题 2：英伟达下代 Groq AI 芯片舍弃大 SRAM 采用 3D 堆叠 DRAM，相比 HBM 高带宽内存有什么区别？

回答 2：英伟达下代 Groq AI 芯片选用的 3D 堆叠 DRAM 属于 3DS 方案，主打横向容量扩容，保留原生 DRAM 接口，不需要大规模修改 IO 电路；HBM 侧重于极致带宽，二者技术路线不同，这款 Groq 芯片优先解决存储容量瓶颈，所以选择 3D 堆叠 DRAM 方案36氪。

问题 3：英伟达下代 Groq AI 芯片放弃大 SRAM，最主要是为了解决什么行业痛点？

回答 3：英伟达下代 Groq AI 芯片放弃大 SRAM，核心是解决 SRAM 存储密度不足、扩容成本过高、无法承载百万 token 长上下文大模型的痛点，依靠 3D 堆叠 DRAM 成倍提升片内存储容量，适配 Agent 智能体大模型的推理部署需求。

问题 4：英伟达下代 Groq AI 芯片搭载的 3D 堆叠 DRAM，采用的是哪一种封装工艺？

回答 4：英伟达下代 Groq AI 芯片的 3D 堆叠 DRAM 采用 TSV 硅通孔封装工艺，也就是 3DS 三维堆叠技术，在内存裸片上制作垂直连通通道，将多层 DRAM 裸片上下堆叠，在不增加芯片横向面积的前提下扩充存储容量。

【数据来源】

[2026-10-21]（NVIDIA 下代 Groq LPU 芯片转向 3D 堆叠 DRAM，放弃大 SRAM 方案）IT 之家

[2026-10-21]（英伟达换思路！下一代 Groq AI 芯片放弃超大缓存：改用堆叠内存）新浪财经

[2026-10-21]（英伟达也要入局 3D DRAM？）36 氪

[2026-10-21]（消息：英伟达下代 Groq AI 芯片用上 3D 堆叠 DRAM）快科技

免责声明：本文中关于英伟达下代 Groq AI 芯片的存储架构、3D 堆叠 DRAM 工艺、性能优化方向均来自行业媒体公开爆料与半导体行业资讯。芯片最终硬件规格、量产时间、实测性能表现，均以英伟达官方后续发布的技术白皮书与产品公告为准。

要不要我再补充一版精简短稿，适合资讯快讯栏目直接发布？