索尼半导体解决方案 (SSS) 小组的成员分解了最近于 2021 年 12 月在 IEEE 国际电子设备会议上宣布的新型 2 层晶体管像素堆叠 CMOS 图像传感器 SSS 背后的技术。视频的前半部分侧重于索尼 a1 及其内部使用的堆叠 CMOS 传感器，视频的后半部分则深入探讨了 SSS 开发的新颖传感器设计，大约从上面视频的 5:45 开始.

正是在这里，SSS 第二研究部成员、目前负责移动产品图像传感器研发的 Keiichi Nakazawa 讨论了传统堆叠 CMOS 传感器中的光电二极管与 SSS 新型 2 层晶体管像素之间的差异. 简而言之，传统 CMOS 图像传感器的光电二极管和像素晶体管占据同一衬底层，而这种新设计将光电二极管和像素晶体管分成两个不同的衬底层。通过拆分层，光电二极管可以更大，从而产生更高的信号饱和水平(也称为全阱容量)，而更大的晶体管会产生更少的噪声。这一结果具有双重优势，既增加了动态范围，又降低了噪声。

从工程和制造的角度来看，2 层晶体管像素设计需要纳米级精度来布置光电二极管和像素晶体管。索尼采用了 3D 顺序集成工艺，而不是完成晶圆的传统键合。形成光电二极管后，将两层粘合在一起，然后使用光电二极管排列在第二层中创建晶体管。正如 Nakazawa 所说，对准精度取决于光刻而不是键合。

该过程包括其自身的挑战，包括堆叠晶圆后生产过程中的热量。传统 CMOS 传感器生产需要大约 400°C 的耐热性，而新设计需要超过 1,000°C 的更高耐热性。为了解决这个问题，索尼开发了新的键合技术并制造了适合的晶体管。